La tecnología 'nanosheet', que se utiliza en la actualidad en muchos chips de tamaños de 2 y 3 nanómetros, es la base de la nueva arquitectura 'nanostack', que coge transistores nanosheet y los apila y escalona verticalmente mediante un enlace dieléctrico simple.
